一项里程碑式的突破:当物理错误率低于临界阈值时,量子纠错真正开始“起效”,逻辑错误率随量子比特数量增加而指数级降低,为实用化量子计算铺平道路
自然。
🎯 核心概念:为何“Below Threshold”如此重要?
量子纠错(QEC)的核心承诺在于,将多个易出错的物理量子比特编码为一个更稳定的逻辑量子比特。其有效性遵循一个关键原理:当物理操作错误率 低于一个临界阈值 时,逻辑错误率 会随着编码距离 (即代码尺寸)的增加而指数级降低pp_thrε_dd阈值的存在是量子纠错理论的基石。高于阈值,增加量子比特只会增加噪声;低于阈值,投入更多量子比特才能真正“买到”稳定性和精度。因此,实现“below threshold”操作被视为通往大规模容错量子计算的必经之路。
📊 发展历程:从理论到实验的突破
🔬 技术深度解析:里程碑实验详解
1. 谷歌量子人工智能
Google团队在Nature发表的成果标志着首次明确实现 below-threshold表面码量子存储【turn
|
参数
|
距离-5码
|
距离-7码
|
意义
|
|---|---|---|---|
| 物理量子比特数 | ~49个 | 101个 | 目前最大规模的表面码实验 |
| 逻辑错误抑制因子 (Λ) | 未明确给出 | 2.14 ± 0.02 | 增加距离2,逻辑错误率降低一半以上
自然
|
| 逻辑错误率/周期 | 未明确给出 | 0.143% ± 0.003% | 远低于物理错误率,实现“超越盈亏平衡”
自然
|
| 逻辑量子比特寿命 | 未明确给出 | 超过最佳物理量子比特 寿命 2.4 ± 0.3 倍 | 证明纠错带来的实际寿命提升
自然
|
| 实时解码延迟 | 平均63微秒 | 未明确 | 首次在实时解码条件下保持阈值下性能
自然
|
关键技术突破:
- 实时解码集成:实现了平均延迟仅63微秒的实时解码器,匹配1.1微秒的量子比特周期时间,满足容错计算对经典处理速度的严苛要求
。 - 错误源深度分析:通过距离达29的重复码实验,发现逻辑性能受限于罕见的相关错误事件,发生频率约每小时一次(每3×10^9个周期),这为未来优化指明了方向
。
2. USTC团队的突破(2025年12月)
中国科学技术大学团队在Physical Review Letters发表的成果,标志着美国以外团队首次实现under-threshold量子纠错【turn0search4
。其实验核心亮点:
- 逻辑错误抑制:在距离-7表面码上实现了 Λ = 1.40(6) 的抑制因子,证明系统已超越“纠错引入更多噪声”的阶段
量子计算报告。
- 全微波漏失抑制架构:创新性地使用微波脉冲(而非传统直流脉冲)抑制漏失错误(泄漏)
量子计算报告。
- 硬件效率优势:全微波方案显著降低了稀释制冷机内的布线密度和复杂性,为扩展到百万量子比特提供了更具可扩展性的技术路径
量子计算报告。
📖 深入理解:漏失错误(Leakage)为何特别棘手?
量子比特通常工作在由基态 |0⟩ 和激发态 |1⟩ 构成的二维计算子空间中。然而,超导量子比特等物理系统存在更高能级。当量子比特意外跃迁到 |2⟩ 等高能态时,就发生了“漏失错误”。
漏失错误的危害在于:1) 破坏纠错循环:常规纠错电路假设错误发生在计算子空间内,无法正确诊断和处理漏失;2) 引入相关错误:漏失事件往往在空间和时间上相关,违反独立错误假设,可能降低实际阈值;3) 难以检测:标准稳定子测量可能无法检测到漏失,导致逻辑错误积累。
因此,USTC团队实现的高效全微波漏失抑制是扩展表面码规模的关键技术进步
🧠 理论前沿:超越独立错误假设
传统表面码阈值分析通常假设独立同分布(i.i.d.)的错误。然而,实际量子硬件存在空间和时间相关的错误。2025年10月发表在arXiv的研究取得了重要理论突破
精确阈值理论
研究团队建立了错误-边缘映射,将量子纠错映射到方八边形随机键伊辛模型。这使得在同时存在独立单量子比特错误和最近邻数据量子比特相关错误的现实噪声模型下,计算精确阈值成为可能
关键发现:
- 精确阈值是可达的上界,现有数值阈值都可以提升至该值
arxiv。
- 对于相关错误,通过设计专门的解码器,阈值可从约1.9%提升至约2.4%
arxiv。
- 该方法适用于任意比例的相关错误,为不同硬件平台提供了理论指导。
🔄 动态表面码:拓展纠错范式
Google Quantum AI在2025年提出的动态表面码代表了另一重要进展
。与传统“静态”电路不同,动态电路通过交替使用不同的电路构造进行错误检测,提供了更大灵活性。
动态电路的优势
- 简化硬件布局:六边形晶格仅需每个量子比特三个耦合器,较传统方形晶格的四个减少,简化芯片设计与制造
研究。
- 抑制特定错误:行走电路(walking circuits)可限制非计算错误;iSWAP电路允许使用非标准两量子比特门
研究。
- 规避硬件缺陷:动态重排检测区域,可“绕过”失效的量子比特或耦合器,提高系统容错能力。
实验显示,在模拟方形连通性硬件上,动态六边形码的性能与传统静态码相当,逻辑错误抑制因子匹配
📐 资源优化:旋转表面码的效率
在实际构建中,旋转表面码较传统未旋转表面码能节省大量量子比特。2024年9月的arXiv研究通过蒙特卡洛模拟进行了详细比较
核心结论:
- 在达到相同逻辑错误率(如 p_L = 10^-12)时,旋转表面码仅需使用未旋转码74-75% 的量子比特数量
arxiv。
- 这一优势在物理错误率 p ≈ 10^-3 附近保持稳定,为实际量子处理器设计提供了明确的资源优化方案。
🛠️ 研究建议与未来方向
基于现有文献,为您的进一步研究提供以下路径:
文献阅读路径
- 奠基文献:从Google的Nature论文
自然和USTC的PRL论文量子计算报告开始,理解最新实验突破。
- 理论深化:阅读arXiv上的精确阈值论文
arxiv+1,掌握相关错误理论。
- 技术拓展:研究动态表面码
研究和旋转表面码优化arxiv,了解前沿技术方向。
未来研究方向展望
|
研究方向
|
核心挑战
|
潜在影响
|
|---|---|---|
| 大规模集成 | 保持阈值下性能,扩展至数千物理量子比特 | 实现实用逻辑量子比特 |
| 相关错误抑制 | 开发更高效的解码器与硬件抑制技术 | 提高实际阈值,降低资源需求 |
| 混合纠错方案 | 表面码与其他纠错码(如低密度奇偶校验码)结合 | 平衡阈值、连通性要求与编码效率 |
| 容错逻辑门 | 在逻辑层面实现通用量子门操作 | 完成容错量子计算全栈 |
🔧 实验技术细节:如何实现低于阈值?
实现below threshold操作是硬件性能、控制技术和纠错算法的综合成就。关键技术包括:
- 高保真度量子操作:物理错误率需显著低于阈值。Google实验表明,组件性能需至少提升20%才能稳定低于阈值
自然。
- 快速精准测量:稳定子测量需在极短时间内(微秒级)完成,且误差极低。USTC实现了0.95%的读出错误率
量子计算报告。
- 高效实时解码:经典计算必须跟上量子错误检测速度。Google的解码器平均延迟仅63微秒
自然。
- 系统稳定性:需保持数小时稳定运行,以满足算法需求
自然。
- 错误源工程:针对性抑制主导错误源,如USTC对漏失错误的创新抑制
量子计算报告。
💎 结论
“低于阈值”迈向实用化工程阶段。谷歌
未来的研究将聚焦于规模扩展、相关错误处理和容错逻辑门实现,目标是构建能够运行复杂量子算法的实用化量子计算机。这一领域的进展正以惊人速度发生,为您的广泛研究提供了充满机遇的广阔天地。
788

被折叠的 条评论
为什么被折叠?



