VHDL借助十进制计数器实现100进制计数器 74160

最新推荐文章于 2024-01-04 10:35:02 发布

原创

最新推荐文章于 2024-01-04 10:35:02 发布 · 6.2k 阅读

收录于

本文介绍了一种使用VHDL语言实现的100进制计数器设计，通过两个子计数器模块的级联实现。设计中包含了时钟输入、复位信号、置位信号以及输出信号等关键部分，适用于数字电路设计和FPGA开发。

开发板推荐：天空星STM32F407VET6开发板

超高性价比 STM32主控 | 超高主频 | 一板兼容百芯 | 比赛神器 | 沉金彩色丝印

点击查看

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity count100 IS
port
(
	clk:in std_logic;
	rco:out std_logic
);
end;

architecture dataflow of count100 is
SIGNAL RCO1:STD_logic;
SIGNAL RCO2:STD_logic;
SIGNAL RCOTEMP:STD_logic;
SIGNAL RCOTEMP2:STD_logic;
COMPONENT counter10 is
port
(clk,res,set: in std_logic;
d:in std_logic_vector(3 downto 0);
p,t:std_logic;
c: out std_logic_vector(3 downto 0