1.Verilog语法简介

最新推荐文章于 2026-06-27 12:29:31 发布

原创

最新推荐文章于 2026-06-27 12:29:31 发布 · 306 阅读

标签

#fpga开发

收录于

本文简要介绍了Verilog HDL的基础语法，包括它与C语言的区别，Verilog程序架构，如module声明、参数声明、信号声明以及数据格式。通过示例详细讲解了如何声明参数、外部和内部信号，以及数据位宽和数据格式的表示。

文章目录

前言
一、与C语言的区别
二、Verilog程序架构
数据声明
完整的verilog程序例子

前言

Verilog HDL是一种硬件描述语言，我们可以通过编写Verilog HDL来描述数字电路或系统。Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。

提示：以下是本篇文章正文内容，下面案例可供参考

一、与C语言的区别

在这里插入图片描述

二、Verilog程序架构

Verilog语言是通过module声明的，其基本结构如下：

module 模块名 #(
    parameter 可变参数类型 参数名 = 默认值
)(
    输入输出方向  信号类型  信号位宽  信号名,
    输入输出方向  信号类型  信号位宽  信号名,
    输入输出方向  信号类型  信号位宽  信号名,
)

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

PPRAM

关注关注

2
点赞
踩
1

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

专栏目录

Verilog HDL 简介与基本语法（1）

Hank.Gan的博客

03-01

3281

FPGA学习阶段一：Verilog HDL 简介与基本语法（1） FPGA硬件开发路线学习规划：由于想学习FPGA的相关内容，同时给数字电路打点基础，于是借助着B站上西安电子科技大学的视频开始学习Verilog HDL这门硬件描述语言，在学完语言后，将按照**《FPGA设计技巧与案例开发详解》**这本书上的相关内容在一块核心为Altera Cyclone IV的开发板上完成基本例程，之后在网...

【FPGA基础快速入门1】Verilog简介、基础语法、程序框架、、模块调用、结构语句、赋值语句以及条件语句的学习总结

暮雨中的坚果的博客

12-24

2477

【FPGA快速入门1】Verilog简介、基础语法、程序框架、结构语句、赋值语句以及条件语句的学习总结1. FPGA介绍、Verilog简介以及Verilog基础语法1.1 FPGA介绍1.2 Verilog简介1.3 Verilog基础语法2.FPGA用到的程序框架2.1 Verilog 注释2.2 Verilog 程序框架2.3 模块的调用3.Verilog语句中的高级知识点（三种语句）3.1 结构语句3.2 赋值语句3.3 条件语句 1. FPGA介绍、Verilog简介以及Verilog基础语法 1

参与评论您还未登录，请先登录后发表或查看评论

FPGA新起点V1开发板（六-语法篇）——verilog简介+基础语法

河海大学研究生在读的学习笔记

05-30

548

FPGA新起点V1开发板（六-语法篇）——verilog简介+基础语法

【Verilog语法简介】

u013353078的博客

02-14

1万+

Verilog教程1.Verilog简介2. Verilog语法讲解2.1 Verilog数据类型2.1.1 线网型数据（Nets）2.1.2 寄存器型数据（Reg）2.1.3 其他数据类型：（integer、real、time）2.1.4 向量型数据结构2.1.5 数组类型数据2.1.6 Verilog数据表示2.2 Verilog操作符2.3 模块（module）定义2.4 赋值语句2.5 if语句2.6 case语句2.7 when语句2.8 for语句2.9 initial/always语句2.1

【Verilog】一文了解verilog基础语法

数字IC/FPGA杂货铺，找一找，或许有你想要的~

01-19

4203

Verilog很简单，always..if..else走天下。

1. verilog 基础语法

热门推荐

zhangshuaiisme的专栏

01-07

5万+

1 模块结构端口： module 模块名(端口1, 端口2, 端口3) 内容： I/O说明： input 端口名; output 端口名; 内部信号： reg [width-1:0] r变量1,r变量2; wire [width-1:0] w变量1,w...

【Verilog】二、Verilog基础语法

weixin_62912626的博客

11-14

8276

FPGA Verilog基础语法

Verilog常用语法总结

梅菜扣肉

07-19

4203

作为常用的硬件描述语言之一，Verilog的语法非常丰富，但常用的语法却并不多，下面我们来介绍一下比较常用的语法。

Verilog初级教程（2）Verilog HDL的初级语法

Reborn Lee

06-26

7805

学习Verilog和学习任何一门编程语言一样，都需要从语法开始，不会语法去学习设计是几乎不可能的，当然从另一门类似语言转来的除外（例如VHDL是你的第一门硬件描述语言）。学会了语法不懂硬件思维也不可以，因为你不能使用软件思维来设计硬件电路。

verilog语法基础

weixin_43828944的博客

12-24

2万+

verilog的基础语法，硬件描述语言HDL。

Verilog常用语法

详解FPGA及硬件电路开发

02-08

4万+

Verilog可综合常用语法一、模块的结构、数据类型、变量和基本运算符号 1 模块的结构 1.1 端口定义 module 模块名（口1,口2,口3,…）; 两种模块例化方式：方法一：模块名（连接端口1信号名,连接端口2信号名,连接端口3信号名,…）；方法二：模块名（.端口名1（连接信号1名）,.端口名2（连接信号2名）,…）；例化时还可以对模块中的参数型（parameter）变量进行重新赋值；例如： module min(input clk,input rst_n,input a1,outpu

Verilog语法

wkk的博客

11-18

6833

Verilog是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog是硬件描述语言，编译下载到在编译下载到FPGA之后，会生成电路，所以Verilog全部是并行处理与运行的C语言是软件语言，编译下载到单片机/CPU之后，还是软件指令，而不会根据代码生成相应的硬件电路，而单片机/CPU处理软件指令需要取址、译码、执行，是串行执行的。input sys_clk, // 系统时钟。

【个人向1】Verilog基础：运算符、基本语法

Captain_FEI_NTU的博客

12-18

2033

个人学习总结1 - Verilog最基础部分。个人向！里面有些重点出现在招聘机考题中，个人尽力总结，小白也可以看！参考：数字逻辑基础与Verilog设计（英文原书第3版）McGrawHill Education。参考：机械工业出版社中文翻译版 - 国外电子与电气工程技术丛书。参考：数字IC设计入门。此文章包括Verilog运算符、Verilog基础语法。个人NTU在读，欢迎指正。基础模块的代码详见下一篇文章。

Verilog语法【repeat和task】

Jkcia的博客

04-23

3万+

目录1.task2.repeat3.testbench使用举例 1.task 语法格式： task my_task; input a, b; inout c; output d, e; begin . . . // statements that perform the work of the task . . . c = foo1; // the assignments that initial...

Verilog语法一览

高阶近似的博客

10-25

2532

包括常用的Verilog语法，以及个人遇到过的其他语法，便于书写代码时查找有关语法，不适合初学者学习Verilog

Verilog语法之一：简单的Verilog HDL模块

航天领域资深码农，型号经验丰富，一线干货分享

01-03

1839

FPGA初学者教程，带你零基础入门

System Verilog 语法1

踩坑记录

02-12

3940

$display：作用是控制台输出信息 $display("Start simulation") //显示字符串 $display("data_play = %h hex", 100) //显示data_play的16进制数（或者其他进制） $display("Simulation time is %t", $time) //显示仿真的时间常数变量： SV 中的 logic 数据类型和 Verilog 中的 reg 类型是一样的，可以互换使用，更多的是兼容 wire

Verilog可综合语法

weixin_43802726的博客

11-08

1593

Verilog HDL具有完整的语法，用于数字系统的仿真与综合。但需要注意的是，IEEE Std 1364-1995/2001标准中定义的语法都可以用于仿真分析，只有一小部分可以综合为硬件电路。Verilog HDL可综合的语法由IEEE Std 1364-2002（简称Verilog-2002）标准定义。Verilog-2002定义了Verilog-2001标准中哪些语法可综合，哪些语法不可以综合。

Verilog +: -:语法

我看唔人生

08-04

4万+

“+:”、"-:"语法看到这个语法的时候是在分析AXI lite 总线源码时碰见的，然后查阅了资料，做出如下解释。 1.用处这两个应该算是运算符，运用在多位的变量中，如下： slv_reg0[(byte_index8) +: 8] <= S_AXI_WDATA[(byte_index8) +: 8]； 2."+:" 变量[起始地址 +: 数据位宽] <–等价于–> 变量[(起始地址+数据位宽-1)：起始地址] data[0 +: 8] <--等价于--> data[7

01_VHDL基础入门