FPGA入门设计----1位全加器

工具需求

软件：quartusII 13.1----Quartus II 13的安装
硬件：开发板Intel DE2-115

原理图输入

新建工程

选择“file”–>“new project wizard…”

之后的对话框中点击“next”进入以下界面，选择文件保存地址以及项目名称，点击“next”

该页面为添加已有工程设计文件，我们这里不需要进行添加，直接点击“next”

之后选择芯片的型号，目标芯片：cycloneIVE系列的EP4CE115F29C7

完成后界面会显示项目名和顶层文件名

新建原理图文件

选菜单“File”一“New”，在弹出的“New-”对话框中选择“ Design Files” 的原理图文件编辑输入项“Block block diagram/schematic File"按"OK"后将打开原理图编辑窗。

在编辑窗中调入元件，完成半加器的原理图输入。点击按纽“或直接双击原理图空白处，从“ Symbol”窗中选择需要的符号，或者直接在“name”文本框中键入元件名，如“and2”为2输入与门，点OK按钮，即将元件调入原理图编辑窗中。例如为了设计半加器，分别调入元件and2，not，xnor和输入输出引脚input和output。并如图用点击拖动的方法连接好电路。然后分别在input和output的PIN NAME上双击使其变黑色，再用键盘分别输入各引脚名:a、b, co和s。

效果如下

选择菜单File - Save As，选择刚才为自己的工程建立的目录，将已设计好的原理图文件取名为:h_adder.bdf(注意默认的后缀是.bdf)，并存盘在此文件夹内。然后点击 进行编译，若无错误则可进行下一步，若有错进行原理图修改。编译完成后最下面的“message”框中信息如下：


只要没有红色的错误即可

将设计项目设置成可调用的元件

为了构成全加器的项层设计，必预将以上设计的半加器h_adder.bdf设置成可调用的元件。方法图所示，在打开半加器原理图文件h_adder.bdf的情况下，选择菜中File中的Create/Update→Create Symbol Files forCurrent File项，即可将当前文件h_adder. bdf变成一个元件符号存盘，以待在高层次设计中调用。

使用完全相同的方法也可以将VHDL文本文件变成原理图中的一个元件
符号，实现VHDL文本设计与原理图的混合输入设计方法。转换中需要注意以
下两点:
（1）转换好的元件必须存在当前工程的路径文件夹中；
（2）该方法只能针对被打开的当前文件。

半加器仿真

新建波形文件。如上面新建图形文件的方法，从“file”中选择“new”，然后从出现的对话框中选择“university program VWF”。点击“OK”。

输入波形文件。在波形文件编辑器左端大片空白处双击，出现“insert nodeor bus”对话框，点击“node finder”按钮。如图。

然后在随后出现的“node finder”对话框中点击“list”按钮，则半加器中所有的输入输出引脚全部出现在对话框左边。如图

再在该界面上点击“>>”，则把左边所有的端口都选择到右边，进入波形。如图。

点击两次“OK”后，出现如图的波形文件。

设置输入波形取值。方法可以是选中某段需要设置数值“1”的波形，然后在工具栏上点击按钮 ，即可。反之设置“0”，或其余数值同法可行。

仿真。先保存文件为“h_adder.vwf”，点击工具栏上功能仿真按钮 ，完成后会自动跳出仿真后的文件。如图。从该图中可以分析半加器的逻辑关系是否正确。
保存文件并启动功能仿真，出现错误，进行仿真配置，选择tool->launch simulation library complier


之后生成的波形图如下

设计全加器顶层文件

为了建立全加器的项层文件，必须再打开一个原理图编辑窗，即新建一个原理图文件。方法同前，即再次选择菜单" File”→“new",原理图文件编辑输入项"Block Diagram/Schematic File"。与调入元件的方法一样，即在新打开的原理图编辑窗双击鼠标，在弹出的“symbol”窗的“name”栏输入底层文件半加器的存储名“h_adder”调出半加器，如图

再调出其他需要的元件，连接好全加器的电路图。以full_adder.bdf名将此全加器设计存在同一路径d:\adder4的文件夹中。

注意框内的名称为自己设定

将设计项目设置成顶层文件并编译仿真

将顶层文件f_adder.bdf设置为顶层文件的方法：project→set astop_level entity。如图：

仿真操作与半加器操作类似

硬件烧录

开发板上的18个拨码开关选其中三个：SW0、SW1、SW2 分别接 ain、bin、cin（开关向上拨和向下拨分别显示输入是高还是低电平）LED0、LED1 分别接 cout 和 sum，灯亮表示输出为 “1”，灯灭表示输出为 “0”。硬件设计好后，还需要查引脚图进行引脚绑定，如图：

开始绑定引脚：点击【Assignments】→【Pin Planner】

在【location】栏填入对应的 FPGA 引脚。

选定了引脚之后原理图文件一定要再编译一次，才能真正把引脚绑定上。

现在可以下载到硬件上进行测试了。把开发板接上电源，USB 接口接电脑。打开电源关（注意不用下载时请一定关闭开关，以免烧坏板子）。点击【下载按钮】。

第一次下载需安装硬件：即在下载界面中点击按钮【hardware setup…】，然后在弹出的对话框中选择【USB blaster】，再点击【ok】，则硬件被安装上。


实际显示效果如下